Do siódmej edycji procesora linii Power koncern IBM podszedł z dużym namaszczeniem i na konferencję Hot Chips w kalifornijskim Palo Alto przygotował jego obszerny opis. Układ ten ma się składać z ośmiu rdzeni, a nie jak dotychczasowy Power6 jedynie z dwóch. Konstrukcja modułu procesora Power7 przypomina nieco wiekowego Pentium II, który w jednym kartridżu mieścił obok układu CPU także kości pamięć podręcznej L2. W tym wypadku pamięć pierwszego i drugiego poziomu jest zintegrowana z jednostką centralną, natomiast cache L3 umieszczono obok CPU w specjalnych modułach. Jednak w odróżnieniu od AMD, Intela i innych producentów IBM zdecydował się użyć zamiast pamięci SRAM moduły z układami eDRAM. Pozwala to zaoszczędzić wielu tranzystorów, ponieważ jedna komórka SRAM potrzebuje ich sześć, podczas gdy jednostce eDRAM wystarczy po jednym tranzystorze i kondensatorze.

Stąd też przedstawiciele IBM-a z dumą pochwalili się nie tylko liczbą 1,2 miliarda tranzystorów, ale także zaprezentowali ekwiwalent obejmujący ich 2,7 miliarda, gdyby pamięć cache L3 o pojemności 32 MB była wykonana z komórek SRAM. W tym wypadku IBM znów dysponowałby największą kością CPU. Pod tym względem palmę pierwszeństwa dzierży obecnie intelowski układ Nehalem EX, a Power7 mierzy "zaledwie" 567 mm².

W zależności od potrzeb Power7 wykonuje równolegle 1, 2 lub 4 wątki na rdzeń. Pojemność modułów cache L2 zredukowano do 256 KB; za to w porównaniu z poprzednim modelem o połowę zmalały ich czasy opóźnień (latency time). Dwa kontrolery pamięci dbają o nieprzerwany transfer danych z prędkością 100 GB/s. Moduł typu multi CPU składający się z czterech układów Power7 osiąga nawet 400 GB/s. Ponadto planowane są także CPU z czterema ewentualnie sześcioma rdzeniami.

Do tej pory jednostki eDRAM nie były zbyt popularne w CPU, ponieważ konieczne w ich przypadku tzw. "deep trenches" i oparte na nich struktury dla kondensatora komórki na swój sposób kłóciły się z wytwarzaniem szybkiej logiki. IBM twierdzi jednak, że poradził już sobie z tym problemem natury techniczno-produkcyjnej. Zgodnie z pierwotną teorią, nieco wyższe czasy opóźnień komórek eDRAM względem jednostek SRAM są rekompensowane przez małe wymiary kości, okazuje się, że odległości między komórkami mają tu większe znaczenie niż właściwości komórki. Poza tym IBM w sprytny sposób rozdysponował współdzieloną pamięć podręczną: każdy z rdzeni ma wprawdzie swobodny dostęp do wszystkich jej sektorów, ale w przypadku tych bardziej oddalonych musi się pogodzić z wyższymi opóźnieniami. Stąd też swoje dane najchętniej umieszcza w najbliżej położonym sektorze. Zresztą może w nim gromadzić również kopie dalej położonych obszarów pamięci cache.

Hot Chips: Power7 – kolejny układ serwerowy IBM-a

Galeria, (liczba zdjęć: 5)

Jak podaje IBM, w jego laboratorium działa już około 300 systemów na bazie Power7. Jego pobór mocy odpowiada podobno poprzedniemu modelowi. Poza tym mają się ukazać także CPU pasujące do starszych serwerów na bazie Power6. Producent nie ujawnił na razie danych dotyczących częstotliwości taktowania ani innych szczegółów technicznych.

(ach)